




2026/04/28

實驗八

姓名：陳篁瑋

學號：01257024

班級：資工 3A

E-mail：henry246813579@gmail.com

注意

1. 繳交時一律轉 PDF 檔
2. 繳交期限為
隔週三上午九點
3. 一人繳交一份
4. 檔名：學號_HW?.pdf
檔名請按照作業檔名格式
行填寫
未依照格式不予批改

1、 RS-232 Transmitter(一)

■ 實驗說明：

1. 寫出 RS-232 Transmitter，並顯示其模擬圖。

2. 輸入：

- clk : 50MHz
- rst : 系統重製訊號。
- tx_req : 發送請求。
- tx_data [7:0] : 要發送的資料。

3. 輸出：


- tx : 傳送訊號。
- tx_ack: 表示完整傳送完一筆資料。

4. 測資：

- 8' b00110100
- 8' b11001000
- 8' b01010101

5. 參考波型：

bit_flag : 表示完整傳送完一個 bit。



■ 系統架構程式碼與程式碼說明

截圖請善用 win+shift+S


```
1 module rs232_tx(  
2     input logic clk,  
3     input logic rst,  
4     input logic tx_req,  
5     input logic [7:0]tx_data,  
6     output logic tx,  
7     output logic tx_ack  
8 );  
9  
10  
11 //baud_counter  
12 logic rst_baud_cnt;  
13 logic [15:0]baud_cnt;  
14  
15 always_ff@(posedge clk)  
16 begin  
17     if(~rst || rst_baud_cnt)  
18         baud_cnt <= 0;  
19     else  
20         baud_cnt <= baud_cnt + 1'b1;  
21     end  
22  
23 //bit_counter  
24 logic [3:0] bit_cnt;  
25 logic rst_bit_cnt;  
26 logic bit_flag;  
27  
28 always_ff@(posedge clk)  
29 begin  
30     if(~rst || rst_bit_cnt) |  
31         bit_cnt <= 0;  
32     else if(bit_flag)  
33         bit_cnt <= bit_cnt + 1'b1;  
34     end  
35  
36 //baud_cnt_compare  
37 logic baud_cnt_max;  
38 assign baud_cnt_max = (baud_cnt == 1301) ? 1 : 0;  
39  
40 //shift_register  
41 logic [9:0] data;  
42 logic load_tx_data;  
43
```

```

44 always_ff@(posedge clk)
45 begin
46     if(~rst)
47         data <= 9'b111111111;
48     else if(load_tx_data)
49         data <= {1'b1, tx_data, 1'b0};
50     else if(bit_flag)
51         data <= {1'b1, data[9:1]};
52 end
53
54 //output_register
55 logic send_tx_data;
56
57 always_ff@(posedge clk)
58 begin
59     if(~rst || tx_ack)
60         tx <= 1'b1;
61     else if(send_tx_data)
62         tx <= data[0];
63 end
64
65 //FSM
66 typedef enum{ IDLE, CHK_REQ, LD_TX_D,
67     CHK_BIT_CNT, TRANS, COMP} FSM_STATE;
68 FSM_STATE fsm_ns,fsm_ps;
69
70 always_ff@(posedge clk) begin
71     if(~rst)
72         fsm_ps <= IDLE;
73     else
74         fsm_ps <= fsm_ns;
75 end
76
77 always_comb
78 begin
79     fsm_ns = fsm_ps;
80     rst_baud_cnt = 0;
81     rst_bit_cnt = 0;
82     bit_flag = 0;
83     load_tx_data = 0;
84     tx_ack = 0;
85     send_tx_data = 0;
86     case(fsm_ps)
87         IDLE:
88             begin
89                 fsm_ns = CHK_REQ;
90             end
91         CHK_REQ:
92             begin
93                 if(tx_req)
94                     fsm_ns = LD_TX_D;
95             end
96         LD_TX_D:
97             begin
98                 load_tx_data = 1;
99                 fsm_ns = CHK_BIT_CNT;
100             end
101         CHK_BIT_CNT:
102             begin
103                 rst_baud_cnt = 1;
104                 send_tx_data = 1;
105                 if(bit_cnt == 10)
106                     fsm_ns = COMP;
107                 else
108                     fsm_ns = TRANS;
109             end
110         TRANS:
111             begin
112                 send_tx_data = 1;
113                 if(baud_cnt_max) begin
114                     bit_flag = 1;
115                     fsm_ns = CHK_BIT_CNT;
116                 end
117             end
118         COMP:
119             begin
120                 rst_bit_cnt = 1;
121                 tx_ack = 1;
122                 fsm_ns = CHK_REQ;
123             end
124     endcase
125 end
126
127
128 endmodule

```

■ 模擬結果與結果說明：



■ 結論與心得：

做了 RS232 後覺得傳輸接收只要一個 bit 錯就會完蛋，很難 DEBUG。